Penumpukan Chip 3D Menabrak Dinding Biaya Sebelum Masuk Pasar
Selama bertahun-tahun industri semikonduktor menganggap integrasi 3D sebagai langkah berikutnya yang jelas: alih-alih mengecilkan transistor lebih jauh, Anda menumpuk lapisan chip di atas satu sama lain, memperpendek jarak yang ditempuh sinyal, dan mendapatkan lebih banyak kinerja dari jejak yang sama. Tawarannya menarik, dan rekayasanya telah maju dengan cepat. Namun analisis terbaru dari media teknologi Tiongkok TMTPost berpendapat bahwa masalah tersulit bukanlah apakah chip dapat ditumpuk — melainkan apakah menumpuknya masuk akal secara finansial.
Pencapaian teknisnya nyata. Teknik penyambungan canggih kini memungkinkan produsen menggabungkan wafer atau die dengan koneksi mikroskopis, dan presisinya terus meningkat. Namun presisi saja tidak menentukan apakah suatu produk dikirim. Yang penting adalah hasil: dari semua tumpukan yang dimulai pabrik, berapa banyak yang keluar berfungsi. Setiap tumpukan yang gagal memboroskan bukan satu chip tetapi beberapa, ditambah langkah-langkah mahal yang digunakan untuk menyambung dan mengujinya. Ketika hasil rendah, biaya per chip yang baik dapat membengkak jauh melampaui apa yang mau dibayar pelanggan.
Aritmetika itu menjelaskan mengapa integrasi 3D pertama kali hadir pada produk bermargin tinggi. Produsen memori telah menggunakan penumpukan vertikal selama bertahun-tahun karena nilai per chip cukup tinggi untuk menyerap hasil yang tidak sempurna. Chip logika lebih sulit dijual. Prosesor yang biaya pembuatannya beberapa kali lebih mahal hanya masuk akal jika memberikan lompatan kinerja atau efisiensi energi yang proporsional — dan jika pembeli tidak memiliki alternatif yang lebih murah.
Ada juga masalah pengujian. Cacat dapat muncul di lapisan mana pun, dan kesalahan yang terkubur jauh di dalam tumpukan jadi mungkin baru muncul setelah seluruh rakitan selesai. Produsen berinvestasi dalam cara menguji lapisan perantara sebelum melanjutkan ke lapisan berikutnya, yang menambah langkah dan waktu tetapi dapat menangkap masalah lebih awal. Setiap langkah tambahan adalah baris lain pada lembar biaya.
Pemasok peralatan dan material berada dalam posisi yang canggung. Mereka diuntungkan dari setiap lini penumpukan baru yang dibangun, tetapi pelanggan mereka hanya akan membangun lini tersebut dalam skala besar setelah ekonominya berjalan. Hal ini menciptakan masalah ayam-dan-telur yang sudah dikenal dari generasi teknologi pengemasan sebelumnya: volume tetap rendah, pembelajaran tetap lambat, dan biaya tetap tinggi sampai seseorang berkomitmen.
Jalur ke depan yang paling mungkin adalah selektif. Alih-alih menumpuk semuanya, perancang chip kemungkinan akan menyediakan integrasi 3D untuk bagian-bagian sistem yang menguntungkan — memori cache, koneksi bandwidth tinggi, akselerator khusus — dan mempertahankan desain konvensional di tempat lain. Pendekatan hibrida memungkinkan perusahaan menangkap sebagian manfaat tanpa mempertaruhkan seluruh lini produk pada hasil yang belum terbukti.
Bagi sektor semikonduktor Tiongkok yang sedang tumbuh, pertanyaan ini memiliki bobot ekstra. Perusahaan domestik telah berinvestasi besar dalam pengemasan canggih sebagai cara untuk mendapatkan kemampuan tanpa bergantung pada litografi paling canggih. Strategi itu hanya berhasil jika chip yang dihasilkan dapat dibuat cukup murah untuk dijual. Menguasai penyambungan adalah satu tonggak; menguasai kurva biaya adalah tonggak yang menentukan siapa yang bertahan.
Semua ini tidak berarti penumpukan 3D hanya hype. Ini berarti teknologi tersebut telah memasuki fase tidak glamor di mana fisika menyerahkan tongkat estafet ke akuntansi. Pemenangnya bukanlah tim yang menumpuk paling tinggi, melainkan tim yang mencari cara agar setiap lapisan menghasilkan nilainya.