3D Çip İstifleme Pazara Ulaşmadan Önce Maliyet Duvarına Çarpıyor

Yıllardır yarı iletken endüstrisi 3D entegrasyonu bariz bir sonraki adım olarak görüyor: transistörleri daha da küçültmek yerine, çip katmanlarını üst üste yığıyor, sinyallerin kat ettiği mesafeyi kısaltıyor ve aynı alandan daha fazla performans elde ediyorsunuz. Vaadi çekici ve mühendislik hızla ilerledi. Ancak Çinli teknoloji yayını TMTPost’un son analizi, en zor sorunun çiplerin istiflenip istiflenemeyeceği değil — istiflemenin finansal olarak mantıklı olup olmadığı olduğunu savunuyor.

Teknik başarı gerçek. Gelişmiş bağlama teknikleri artık üreticilerin wafer veya die’ları mikroskobik bağlantılarla birleştirmesine olanak tanıyor ve hassasiyet sürekli iyileşiyor. Ancak hassasiyet tek başına bir ürünün sevk edilip edilmeyeceğini belirlemez. Önemli olan verim: bir fabrikanın başlattığı tüm yığınlardan kaçının çalışır durumda çıktığı. Her başarısız yığın bir değil birkaç çipi, ayrıca bunları bağlamak ve test etmek için kullanılan maliyetli adımları boşa harcar. Verim düşük olduğunda, iyi bir çip başına maliyet müşterilerin ödemeye razı olacağının çok üzerine çıkabilir.

Bu aritmetik, 3D entegrasyonun neden önce yüksek marjlı ürünlerde ortaya çıktığını açıklıyor. Bellek üreticileri, çip başına değer kusurlu verimleri emebilecek kadar yüksek olduğu için yıllardır dikey istiflemeyi kullanıyor. Mantık çipleri satmak daha zor. Üretimi birkaç kat daha pahalıya mal olan bir işlemci, ancak performans veya enerji verimliliğinde orantılı bir sıçrama sunarsa — ve alıcıların daha ucuz bir alternatifi yoksa — anlamlı olur.

Bir de test sorunu var. Kusurlar herhangi bir katmanda ortaya çıkabilir ve bitmiş bir yığının derinliklerine gömülü bir hata ancak tüm montaj tamamlandıktan sonra yüzeye çıkabilir. Üreticiler, bir sonrakine geçmeden önce ara katmanları test etme yollarına yatırım yapıyor; bu adım ve zaman ekliyor ama sorunları daha erken yakalayabiliyor. Eklenen her adım, maliyet tablosunda bir satır daha demek.

Ekipman ve malzeme tedarikçileri zor bir konumda. İnşa edilen her yeni istifleme hattından faydalanıyorlar, ancak müşterileri bu hatları ancak ekonomi işlediğinde ölçekli olarak inşa edecek. Bu, önceki paketleme teknolojisi nesillerinden tanıdık bir tavuk-yumurta sorunu yaratıyor: hacimler düşük kalıyor, öğrenme yavaş kalıyor ve biri taahhüt edene kadar maliyetler yüksek kalıyor.

İleriye giden en olası yol seçici olmak. Her şeyi istiflemek yerine, çip tasarımcıları muhtemelen 3D entegrasyonu bir sistemin kârlı olduğu kısımlarına — önbellek belleği, yüksek bant genişliği bağlantıları, özel hızlandırıcılar — ayıracak ve başka yerlerde geleneksel tasarımları koruyacak. Hibrit yaklaşımlar, şirketlerin tüm bir ürün hattını kanıtlanmamış verimlere yatırmadan faydanın bir kısmını yakalamasını sağlıyor.

Çin’in büyüyen yarı iletken sektörü için soru ekstra ağırlık taşıyor. Yerli firmalar, en gelişmiş litografiye bağımlı olmadan yetenek kazanmanın bir yolu olarak ileri paketlemeye ağır yatırım yaptı. Bu strateji ancak ortaya çıkan çipler satılabilecek kadar ucuza üretilebilirse işler. Bağlamada ustalaşmak bir kilometre taşı; maliyet eğrisinde ustalaşmak ise kimin hayatta kalacağını belirleyen.

Bunların hiçbiri 3D istiflemenin abartı olduğu anlamına gelmiyor. Teknolojinin, fiziğin görevi muhasebeye devrettiği gösterişsiz aşamaya girdiği anlamına geliyor. Kazananlar en yükseğe istifleyen ekipler değil, her katmanın kendi yerini kazanmasını sağlamayı çözenler olacak.