3D 晶片堆疊在進入市場前先撞上成本高牆

多年來，半導體產業一直將 3D 整合視為顯而易見的下一步：與其繼續縮小電晶體，不如把一層層晶片堆疊起來，縮短信號傳遞的距離，並在相同面積上獲得更高效能。這個賣點極具吸引力，工程技術也進展迅速。但中國科技媒體 TMTPost 近期的一篇分析指出，最難的問題不是晶片能否堆疊——而是堆疊它們在財務上是否划算。

技術成就是真實的。先進接合技術如今讓製造商能以微觀連接將晶圓或晶粒結合，精度也不斷提升。然而，單靠精度並不能決定產品能否出貨。真正重要的是良率：在工廠開始製造的所有堆疊中，有多少能完好產出。每一個失敗的堆疊浪費的不只是一顆晶片，而是好幾顆，再加上用於接合與測試的昂貴步驟。當良率偏低時，每顆良品的成本可能膨脹到遠超客戶願意支付的價格。

這套算術解釋了為何 3D 整合最先出現在高毛利產品上。記憶體製造商多年來一直採用垂直堆疊，因為每顆晶片的價值高到足以吸收不完美的良率。邏輯晶片則難賣得多。一顆製造成本高出數倍的處理器，只有在能帶來相稱的效能或能源效率躍升時才說得通——而且還得是買方沒有更便宜的替代方案。

還有一個測試問題。缺陷可能出現在任何一層，而深埋在完成堆疊內部的故障，可能要到整個組裝完成後才會浮現。製造商正投資於在進入下一層之前先測試中間層的方法，這會增加步驟與時間，但能更早發現問題。每一個新增步驟，都是成本表上的另一行。

設備與材料供應商處於尷尬的位置。每一條新建的堆疊產線都讓他們受益，但他們的客戶只有在經濟效益成立時才會大規模建置這些產線。這就造成了封裝技術早期世代常見的雞生蛋、蛋生雞問題：產量維持低檔，學習進展緩慢，成本居高不下，直到有人願意投入。

最可能的出路是選擇性的。晶片設計者大概不會什麼都堆疊，而是把 3D 整合保留給系統中划算的部分——快取記憶體、高頻寬連接、專用加速器——其餘則維持傳統設計。混合式做法讓公司能擷取部分好處，而不必把整條產品線押在未經證實的良率上。

對中國正在成長的半導體產業而言，這個問題格外沉重。國內企業大力投資先進封裝，作為不依賴最先進微影技術就能取得能力的一條路。這個策略只有在所生產的晶片能便宜到賣得出去時才行得通。掌握接合是一個里程碑；掌握成本曲線才是決定誰能存活的里程碑。

這一切並不代表 3D 堆疊只是炒作。它代表這項技術已進入不光彩的階段，物理學交棒給了會計學。贏家不會是堆得最高的團隊，而是想出如何讓每一層都值回票價的團隊。